Blog Personal.

Conceptos Básicos

Latencias.

Un tweet de Matt Hargett, quien fue ex-ingeniero de software en Sony Interactive ha sido malintepretado como una puyita en contra de Microsoft y las Xbox Series.

Supongamos que necesitamos intercomunicar los núcleos del CCX0 con los del CCX1. Tomando como referencia los siguiente valores…

  • A: Cache L3 local del CCX 0.
  • B: Northbridge/Data Fabric.
  • C: Cache L3 Local del CCX 1.

Donde A, B y C son respectivas latencias y suponiendo una configuración de 2 CCX…

Entonces el camino de datos sería el siguiente:

 #0#1#2#3#4#5#6#7
#0 –AAAA+B+CA+B+CA+B+CA+B+C
#1A –AA+B+CA+B+CA+B+CA+B+C
#2AA –AA+B+CA+B+CA+B+CA+B+C
#3AAA –A+B+CA+B+CA+B+CA+B+C
#4A+B+CA+B+CA+B+CA+B+C –AAA
#5A+B+CA+B+CA+B+CA+B+CA –AA
#6A+B+CA+B+CA+B+CA+B+CAA –A
#7A+B+CA+B+CA+B+CA+B+CAAA –

En cambio con los 8 núcleos en un solo CCX…

no es necesario pasar por el Northbridge/Data Fabric para la intercomunicación entre núcleos.

 #0#1#2#3#4#5#6#7
#0AAAAAAA
#1AAAAAAA
#2AAAAAAA
#3AAAAAAA
#4AAAAAAA
#5AAAAAAA
#6AAAAAAA
#7AAAAAAA

¿Cual es el problema del Northbridge/Data Fabric en Ryzen? Pues que su velocidad de reloj depende del memclk por lo que cuanto más rápida sea la memoria utilizada en ese aspecto mejor rendimiento tendrá y menos latencia habrá en esa parte. El tema es que tiene que haber un punto en que dependiendo de la memclk el Northbridge/Data Fabric resulte en un aumento de la latencia por instrucción y por tanto se aumenta el número de ciclos de reloj.

Todo esto ha hecho que la gente empiece a especular que PS5 tiene un núcleo Zen 3 donde el CCX supuestamente esta compuesto por 8 nucleos en vez de 4, lo cual es solo un rumor, pero Matt ha dejado muy claro que no habla de un hardware en concreto sino de algo general, y es normal desde el momento en que tanto PS5 como las Xbox Series se basan en Zen 2.

En una futura iteración de ambas consolas con memoria mucho más rápida la latencia de las instrucciones que trabajan a nivel de la RAM debería reducirse, en todo caso la mejora más clara esta en unificar las unidades CCX en una y aumentar la Cache L3 de la CPU como una de las mejoras para una futura iteración de los sistemas, aparte de una RAM más rápida, pero son mejoras de Perogrullo en el fondo.

Esto es todo, tenéis los comentarios de esta misma entrada para comentar y no olvideis que tenemos Discord.

4.5 2 votes
Article Rating
4 Comments
Oldest
Newest Most Voted
Inline Feedbacks
View all comments
Snake128

Que cabroncete el Matt!!

Lo dejo caer y comparo los Mhz de ps5/seriesX para liar a la gente.

Jajajaj yo me lo tragué.

Nitupensis

Por ejemplo en las Apu de la serie 4000 (zen2) se estan obteniendo mejores latencias a Memoria que en las cpu’s zen2 de escritorio, ya que en ese sentido tener un I/O chip externo les esta perjudica frente a las Apu.

Pepelepew

Hola urian, esto es lo que yo te pregunte la otra vez, al ver el chip de Serie x se puede apreciar 2 CPU, por lo que cada una seria 4 nucleos 8 hilos, en cambio PS5 como utiliza la tecnologia Smartshift el unico nucleo zen2 compatible es Renoir, viendo la APU de se puede ver como estan en un unico CCX con la mitad de memoria cache L3 que en escritorio dando mejor rendimiento. Obvio que hasta que no se vea lo que hizo sony es todo mera especulación, pero son productos que ya tiene AMD por lo que… Read more »