Blog Personal.

Feedback

Feedback (18-06-2020)

Comentario#1:

Hola como va Urian, quiero preguntarte algo que nadie esta teniendo en cuenta, la CPU de serie X esta dividido en 2 chip cada uno con 4 nucleos 8 hilos mientras que la PS5 traera una unica CPU con los 8 nucleos 16 hilos, viendo el rendimiento de zen2 en escritorio y zen 2 en notebook, hay una apreciación en mejoras de latencias en el micro zen2 Apu, esto puede repercutir en serie X?

No hemos visto todavía ninguno de los dos SoC (chips principales) de ambas consolas por dentro por lo que no se de donde sacas dicha información, aparte que el Scarlett Engine que es el SoC (Sistema en un Chip) y tenemos una foto del mismo junto a su memoria que lo demuestra.

Lo que si que tengo muy claro es que vamos a ver una configuración similar a la de Renoir en cuanto a la CPU, Renoir es el SoC para PC de la gama Ryzen 4000 y recientemente hemos obtenido una fotografía del mismo y en este se pueden ver los dos núcleos Zen 2 para los SoC a 7nm.

Personalmente pienso que tanto en PlayStation 5 como en Xbox Series X la configuracion de la CPU será la misma con exactamente las mismas especificaciones excepto por la velocidad de reloj que depende directamente del consumo energético y también del diseño termal del sistema.

Aparte que tenemos una diapositiva de AMD que no los confirma y tened en cuenta que APU=SoC.

Como inciso, ¿Y por qué 4MB mínimo? Por si alguna vez os lo preguntáis es porque es el tamaño de una Page Table en x86 ya que tiene 1024 entradas que apuntan a 1024 páginas de 4KB.

En cuanto al rendimiento, hay que tener en cuenta que en el caso de los Zen 2 «Matisse» que son los Ryzen 3000 no es la Cache L3 la que esta fuera del núcleo sino el controlador de memoria que esta en el IOD, en realidad la latencia con las Caches L1, L2 y L3 es la misma que en el Zen 2 en un SoC/APU pero si hablamos de la latencia con el controlador de memoria aumenta porque la distancia s mayor. En todo caso hay que tener en cuenta que Zen 2 en su versión completa tiene unos 16MB por CCX y por tanto puede tener en la Cache L3 hasta 4 page Tables enteras por lo que aumenta las posibilidades de que un dato se encuentre sin que tengamos que acceder al controlador de memoria.

¿Pero que ocurre cuando el dato que buscamos esta en una página de memoria almacenada en la cache de otro procesador? Que vamos a tener que pasar por el Northbridge que en «Matisse» esta en en el IOD.

Por lo que eso añade latencia respecto a la Cache L3 local de cada CCX pero es una latencia mucho menor que acceder a la RAM. Que por cierto, hay rumores que hablan de que AMD en futuras iteraciones de la arquitectura Zen podrian incluir una Last Level Cache en el Northbridge que vendría a ser una Cache L4, pero son solo rumores.

Comentario#2:

Interesante y exelente explicacion de BVH, yo pensaba que eran lo shaders de la GPU quien creaba el BVH en Turing, pero si es el CPU.

Tambien sera de ver si la creación de BVH por CPU es el cuello no.

Gracias por el comentario, puede ser tanto la CPU como la GPU quien los cree. No olvidemos que los BVH son utilizados en multitud de juegos para la detección de colisiones que es uno de los elementos esenciales de los videojuegos desde sus inicios. A la gente le sorprendería la cantidad de juegos que los utilizan en ese aspecto, no es que la creación del BVH haya de repente aparecido con el Trazado de Rayos así por arte de magia.

De cara al renderizado hemos de tener en cuenta que hay dos formas de plantearse el uso de BVH.

Tipo de BVHCantidad de BVHActualizaciónTiempo de Renderizado
Estático1 para toda la escenaTodo el BVH< en en el Dinámico
Dinámico1 para cada elemento de la escenaSolo aquellos BVH que han cambiado.> que en el Estático

En realidad los juegos utilizan los dos tipos de BVH al mismo tiempo y no uno solo por motivos completamente lógicos, pero hay una cosa que hay que aclarar en cuento a la construcción del BVH, poder se puede hacer en la GPU a través de Compute Shaders, en realidad Nvidia dice que lo hace el driver y hay muchas funcionalidades hechas por los Compute Shaders a través de CUDA en las GPUs de Nvidia que son transparentes para el programador y que funcionan como si fuesen función fija y si los SM/CU de la GPU son utilizados para eso entonces en el juego de suma 0 esto significan menos recursos para el resto del pipeline por lo que le da sentido a un equivalente al Scene Hierarchy Generator de Imagination en futuras GPU de Nvidia.

En todo caso el BVH ha de estar en la RAM de la GPU para que el RT Core pueda operar con él y el funcionamiento del RT Core es completamente opaco para los programadores, no sabemos como funciona y solo sabemos lo que hace y lo podemos intuir pero es una máquina mágica donde le colocas unos parámetros de entrada y te da unos datos de salida.

Y si, con esto me acabo de disparar a mi propio pie…

… pero es lo que ocurre cuando publicas una entrada sin hacerle un Contrabriefing que de repente errores importantes como este aparecen y para colmo Nvidia tiene un artículo de como construir (que no recorrer) el arbol BVH en la GPU que data de… ¡2012!

¿Como es que no lo vi?

Espero que me lo sepáis perdonar.

Comentario#3:

Gracias Urian por tus comentarios.

Yo lo que planteo es que sony ha basado la arquitectura hardware de PS5 en dos puntos principales:
1 – Una GPU en la que se ha primado tener una frecuencia muy alta, en vez de aumentar la cantidad de CUs.
2 – Un SSD de velocidad ultra rápida, varias veces por encima de la competencia.

Ambas cosas tienen unas implicaciones a nivel de refrigeración y directamente en el coste de la máquina, que me hacen preguntarme si ha sido una elección inteligente.

Sin conocer como funciona el sistema de refigeración de PS5. Lo que si que se puede afirmar es que debe ser un sistema bastante más complejo y caro que el de Xbox Series X.

Por lo tanto, si al final salen las dos consolas(PS5 y XSX) con el mismo precio. ¿Le habrá válido la pena a Sony?

¿Realmente PS5 puede mostrar juegos que no puedan hacerse en XSX?

Bueno, actualmente hay un FUD enorme respecto a PS5 y su diseño industrial que clama al cielo como la siguiente foto:

Nadie se ha preguntado de donde viene pero os daré una pista, si realmente Sony tuviese el modelo final de la consola completamente terminado habrían creado una carcasa vacía por dentro para hacerle fotos desde todos los ángulos en vez de tirar de un render. ¿Como es que oficialmente Sony nos muestra imágenes que son renders y en cambio otra gente tiene el modelo «final»? Yo solo os dare una pista, los SDK no se parecen en nada al hardware comercial y PS5 no es tan grande como quieren hacer creer si tomamos como referencia el tamaño del Dual Sense que se dice que es un poco más pequeño que el mando de Xbox Series X.

En realidad nadie ha tenido una PS5 y la ha desmontado para ver como este diseñada por dentro, desconocemos muchos detalles y lo mejor es ser prudente, esperar y no hacer caso a los mentideros de internet y sus campañas de FUD respecto a la consola de Sony, las cuales llevan unos meses funcionando y se ha de ser muy precavido con ello.

Esto es todo, tenéis los comentarios de esta misma entrada para comentar y no olvideis que tenemos Discord.

5 2 votes
Article Rating
3 Comments
Oldest
Newest Most Voted
Inline Feedbacks
View all comments
Nitupensis

la foto esa de la ps5 sobre la mesa, han usado el modelo 3d que hizo alguien en sketchfab y encima la pego como el culo totalmente fuera de escala, como bien has demostrado simplemente igualando el tamaño del usb se obtiene un tamaño mas aproximado.

https://sketchfab.com/3d-models/playstation-5-54810f0b23a441ca93f44a8b06ec937b

Last edited 3 months ago by Nitupensis
MASS

Ahora dicen que SONY copio a Zotac.. xD
comment image

comment image

.

Last edited 3 months ago by MASS
Pepelepew

Lo preguntaba por esta Imagen, se pueden ver los nucleos separados, a diferencia de lo que mostro sony que iba a ser un unico chip.

CPU serie x.png